摘要:随着半导体技术和系统设计技术的发展，系统级芯片SOC（System on a Chip）以其高集成度、高性能、低功耗、低成本等众多优点而越来越受到人们的关注.而知识产权模块IP（Intellectual Property）正是SOC技术的关键，在SOC设计中几乎将所有的微处理器、存储单元等通用IP模块集成到SOC芯片.而且，基于IP核复用技术的设计方法能够大大提高SOC开发的效率，降低设计成本.因此，开发具有独立知识产权的IP核，不仅具有广泛的发展前景，而且对我国的集成电路设计和应用水平具有重要意义.

　　　本文在对Intel MCS-8051单片机的结构和功能进行充分研究的基础上，结合已公开的8051核源代码，首先从总体规划的角度介绍整个8位CPU系统的内部结构、模块规划及采用的设计方法和编程语言，然后对各个模块的设计进行详细的描述，最后给出综合后的设计结果和测试方法、仿真结果.在具体的实现过程中按照自上而下的设计方法，对8位CPU各模块进行逐一细化以完成该模块功能，仔细考虑各模块之间的划分和各模块在系统工作中的作用，使设计更加的合理化.在编程上，使用硬件描述语言VHDL来实现整个系统的逻辑描述，尽量考虑CPU内部资源的合理利用和VHDL语言的特点，做到减小面积，加快速度以满足功能和使用的要求.

　　　最后利用组合逻辑电路和时序逻辑电路相结合的方法，完成定时器、中断系统和串行接口的设计.在数据传送方面，由于现在集成电路工艺的进步，片上可利用资源增加，因此整个IP核的地址和数据线采用并行设计，每个地址和数据线都有专用的通道，这样即简化了时序设计的复杂性，同时也提高了系统的运行速速.另外还采用了边沿触发的方式，在时钟下降沿送出数据或地址，在时钟上升沿写入数据或地址，使得执行速率进一步提升.在仿真和验证方面，使用软件ModelSim 6.5 SE进行整体功能和时序的仿真与验证.

　　　本论文在借助MCS-8051的111条指令的基础上，完成了8位CPU核的验证与仿真，具有在满足标准12MHz的工作频率的基础上经过优化后可以工作在更高的频率下的功能，而且采用硬件描述语言VHDL，可读性好，易于扩使用，方便升级和被其它FPGA开发者调用.

关键词：MCS-8051；CPU；VHDL；仿真